(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-349151

(P2000-349151A)

(43)公開日 平成12年12月15日(2000.12.15)

| (51) Int.Cl.7 | | 戲別記号 | | FΙ | | | Ė | -73-1*(参考) |
|---------------|---------|------|------|-------|---------|----|----------|------------|
| H01L | 21/768 | | | H011 | 21/90 | | В | 4M104 |
| | 21/28 | | | | 21/28 | | F | 5 F 0 0 4 |
| | 21/283 | | | | 21/283 | | P | 5 F O 3 3 |
| | 21/288 | | | | 21/288 | | E | |
| | 21/3065 | | | | 21/302 | | J | |
| | | | 客查請求 | 未請求 葡 | 前求項の数 6 | OL | (全 13 頁) | 最終質に続く |

(21)出剧番号

特顧平11-159046

(22) 出願日

平成11年6月7日(1999.6.7)

(71)出顧人 000002185

ソニー株式会社

東京都品川区北品川6 丁目7番35号

(72)発明者 宮田 幸児

東京都品川区北品川6 丁目7番35号 ソニ

一株式会社内

(74)代理人 100086298

弁理士 船橋 國河


最終頁に続く

(54) [発明の名称] 半導体装置およびその製造方法

(57)【要約】

【課題】 セルフアラインデュアルダマシン法では、配線層間と配線間の各絶縁膜に有機材料を用い、配線間の絶縁膜をエッチング加工する際に、これらの絶縁膜の層間の全面に有機材料よりも誘電率の高いエッチングストッパ層を用いるため、実効的な誘電率の低減が十分にできないという問題の解決を図る。

【解決手段】 接続孔が形成される配線層間の絶縁膜(ILD膜13)と、配線溝が形成される配線間の絶縁膜(IMD膜16)と、これら二つの絶縁膜の層間に形成されたエッチングストッパ層14とを備えたもので、エッチングストッパ層14は、接続孔22を形成するための開口部15が形成されているとともに、配線溝21が形成される領域下とその周囲にのみ形成されているものである。



【特許請求の範囲】

【請求項1】 接続孔が形成される配線層間の絶縁膜 と

配線溝が形成される配線間の絶縁膜と、

前記二つの絶縁膜の層間に形成されたエッチングストッパ層とを備えた半導体装置において、

前記エッチングストッパ層は、接続孔を形成するための 開口部が形成されているとともに、前記配線溝が形成さ れる領域下とその周囲にのみ形成されていることを特徴 とする半導体装置。

【請求項2】 前記配線溝は、前記配線間の絶縁膜から前記エッチングストッパ層にかけて形成されていることを特徴とする請求項1記載の半導体装置。

【請求項3】 接続孔が形成される配線層間の絶縁膜を 形成する工程と、

前記配線層間の絶縁膜上にエッチングストッパ層を形成する工程と、

配線溝が形成される配線間の絶縁膜を形成する工程とを 備えた半導体装置の製造方法において、

前記エッチングストッパ層を前記配線溝が形成される領域下とその周囲のみに形成するとともに、接続孔を形成するための開口部を前記エッチングストッパ層に形成することを特徴とする半導体装置の製造方法。

【請求項4】 前記配線間の絶縁膜に前記配線溝を形成する際に、

前記配線間の絶縁膜から前記エッチングストッパ層にかけて前記配線溝を形成することを特徴とする請求項3記載の半導体装置の製造方法。

【請求項5】 接続孔が形成される配線層間の絶縁膜と、

配線溝が形成されるもので前記配線層間の絶縁膜とはエッチング選択性を有する配線間の絶縁膜とを備えた半導体装置において、

前記配線層間の絶縁膜は、前記配線溝が形成される領域 下とその周囲にのみ形成されていることを特徴とする半 導体装置。

【請求項6】 接続孔が形成される配線層間の絶縁膜を 形成する工程と、

前記配線層間の絶縁膜上に配線溝が形成される配線間の 絶縁膜を形成する工程とを備えた半導体装置の製造方法 において、

前記配線層間の絶縁膜を前記配線溝が形成される領域下 とその周囲にのみ形成するとともに、前記配線間の絶縁 膜に前記接続孔を形成することを特徴とする半導体装置 の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置および その製造方法に関し、詳しくはデュアルダマシン法により配線構造を形成した半導体装置およびその製造方法に 関する。

[0002]

【従来の技術】近年、半導体装置の動作速度の高速化と 消費電力の低減に向けて、銅配線を実用化するために、 デュアルダマシンプロセスの開発が行われている。ま た、低誘電率絶縁材料を実用化して配線容量を低減する 必要がある。低誘電率材料には、フッ素含有シリケート ガラス (FSG)、有機膜、ポーラスシリカ等がある。 【0003】デュアルダマシンプロセスでは、均一性良 く配線を形成するために、配線溝の深さを正確に制御す ることが重要である。そのため、同一配線層の配線間の 絶縁膜(以下、IMD膜という、IMDはInter Metal Dielectrics の略) と配線層間の絶縁膜(以下、ILD 膜という、ILDはInter Level Dielectrics の略)と では異なる材料を用いて、IMD膜とILD膜の選択性 のよいエッチングを用いて配線溝を形成する、いわゆる ファーストピア (FV) 法が一般的である。この方法で は、IMD膜とILD膜のエッチング選択性を得なけれ がならないため、材料の選択が限られてしまい、ILD 膜には誘電率の高い材料を採用せざるを得ない。例え ば、IMD膜に有機材料を用い、ILD膜に酸化シリコ ン系材料を用いている。

【0004】また、エッチングストッパをIMD膜とILD膜との間に配置する、自己整合デュアルダマシン(SADD)法が、VMIC Conference Abstract, (1997) Y.Morand他, p.75-80 に開示されている。以下にSADD法の主要工程を図7の製造工程図によって説明する。

【0005】図7の(1)に示すように、トランジスタ等の素子や配線を形成した半導体基板(図示せず)上に素子、配線等を覆う第1の絶縁膜111を形成する。この第1の絶縁膜111には溝配線構造の第1の配線112が形成されている。上記第1の絶縁膜111上に第1の配線112を覆う有機膜でILD膜121を形成する。さらにILD膜121上にエッチングストッパ層122を形成する。

【0006】続いて図7の(2)に示すように、リソグラフィー技術とエッチングとにより、エッチングストッパ層122に接続孔を開口するための開口部123を形成する。

【0007】次に図7の(3)に示すように、上記エッチングストッパ層122上に開口部123を覆うIMD膜124を有機膜で形成する。その後、IMD膜124上にハードマスク125を酸化シリケートガラス膜で形成する。

【0008】次いで図7の(4)に示すように、配線溝を形成するためのレジスト膜131を形成した後、リソグラフィー技術により上記レジスト膜131に配線溝パターン132を形成する。

【0009】続いて図7の(5)に示すように、上記レ

ジスト膜131をエッチングマスクに用いて、ハードマスク125、IMD膜124をエッチングして配線溝126を形成した後、エッチングストッパ層122をエッチングマスクに用いて、ILD膜121をエッチングして接続孔127を形成する。

【0010】次いで図7の(6)に示すように、上記配線溝126および接続孔127にバリアメタル層128を形成した後、そのバリアメタル層128を介して銅埋め込む。その後、化学的機械研磨(以下CMPという、CMPはChemical Mechanical Polishingの略)により、ハードマスク125上の余分な銅、バリアメタル層(図示せず)を除去して、配線溝126内にバリアメタル層128を介して配線129を形成するとともに、接続孔127内にバリアメタル層128を介してプラグ130を形成する。

[0011]

【発明が解決しようとする課題】しかしながら、従来のFV法では、酸化膜で形成されるILD膜を全面に形成するため、IMD膜に低誘電率膜を用いても、実効誘電率を十分に低減できない。

【0012】また、SADD法では、IMD膜とエッチングストッパとのエッチング選択性を必要とする。そのため、IMD膜、ILD膜に有機膜を用い、エッチングストッパに酸化膜を用いている。このように、エッチングストッパに誘電率の高い材料である酸化膜を採用せざるを得ない。このSADD法は、FV法に比べれば実効誘電率を低減することができるが、従来の技術では、エッチングストッパを全面に形成するため、IMD膜、ILD膜に低誘電率膜を用いても実効誘電率を十分に低減するには至っていない。

[0013]

【課題を解決するための手段】本発明は、上記課題を解決するためになされた半導体装置およびその製造方法である。

【0014】第1の半導体装置は、接続孔が形成される 配線層間の絶縁膜と、配線溝が形成される配線間の絶縁 膜と、これら二つの絶縁膜の層間に形成されたエッチン グストッパ層とを備えたもので、エッチングストッパ層 は、配線溝が形成される領域下とその周囲にのみ形成さ れているとともに、接続孔を形成するための開口部が形 成されているものである。

【0015】上記構成の第1の半導体装置では、エッチングストッパ層が、配線溝が形成される領域下とその周囲にのみ形成されているとともに、そのエッチングストッパ層に接続孔を形成するための開口部が形成されていることから、二つの絶縁膜の層間に形成されるエッチングストッパ層の量が従来のエッチングストッパ層と比較して少ない。通常、エッチングストッパ層はシリコン系酸化膜や窒化膜などの誘電率が高い材料でで形成されているため、このようにエッチングストッパ層の量が減じ

られることにより、配線間および配線層間の誘電率が低減され、配線間容量、配線層間容量が低減される。

【0016】第1の半導体装置の製造方法は、接続孔が 形成される配線層間の絶縁膜を形成する工程と、配線層間の絶縁膜上にエッチングストッパ層を形成する工程 と、エッチングストッパ層を被覆するもので配線層間の 絶縁膜上に配線溝が形成される配線間の絶縁膜を形成す る工程とを備えた製造方法において、エッチングストッパ層を配線溝が形成される領域下とその周囲のみに形成 するとともに、接続孔を形成するための開口部をエッチングストッパ層に形成することを特徴としている。

【0017】上記第1の半導体装置の製造方法では、エッチングストッパ層を配線溝が形成される領域下とその周囲のみに形成することから、エッチングストッパ層の量が従来のエッチングストッパ層と比較して少なくなる。通常、エッチングストッパ層はシリコン系酸化膜や窒化膜などで形成するために誘電率が高いものとなるが、このようにエッチングストッパ層の量が減じられていることにより、配線間および配線層間の誘電率が従来の構成のものよりは低く抑えられる。そのため、配線間容量、配線間容量が低減される。

【0018】また、エッチングストッパ層を配線溝が形 成される領域下とその周囲のみに形成するとともに、接 続孔を形成するための開口部をエッチングストッパ層に 形成することから、エッチングストッパ層を配線層間の 絶縁膜に接続孔を形成する際のエッチングマスクとして 用いることが可能になる。さらに、上記エッチングスト ッパ層を配線溝が形成される領域下とその周囲のみに形 成することから、配線間の絶縁膜に配線溝を形成した際 に、配線溝がエッチングストッパ層をはみ出すことなく エッチングストッパ層上に形成されることになる。その ため、所定の深さに配線溝が形成される。また、配線溝 を形成する際に、リソグラフィー工程の露光工程におい てマスク合わせずれが発生したとしても、配線溝が形成 される領域下の周囲にもエッチングストッパ層を形成す るので、エッチングストッパ層をはみ出して配線溝が形 成されることはない。そのため、配線溝が深く形成され 過ぎて下層配線と短絡を起こすようなことは起こらな

【0019】第2の半導体装置は、接続孔が形成される 配線層間の絶縁膜と、配線溝が形成されるもので配線層 間の絶縁膜とはエッチング選択性を有する配線間の絶縁 膜とを備えたものにおいて、配線層間の絶縁膜は、配線 溝が形成される領域下とその周囲にのみ形成されている ものである。

【0020】上記構成の第2の半導体装置では、配線層間の絶縁膜は、配線溝が形成される領域下とその周囲にのみ形成されていることから、従来の酸化シリコン膜で形成されている配線層間の絶縁膜よりはその体積が少なくなっている。通常、酸化シリコン膜は誘電率4.2程

度と高いため、このような高い誘電率を有するもので形成される配線層間の絶縁膜を少なくすることにより、配線層間の誘電率が低減され、配線層間容量が低減される。

【0021】第2の半導体装置の製造方法は、接続孔が 形成される配線層間の絶縁膜を形成する工程と、配線層 間の絶縁膜上に配線溝が形成される配線間の絶縁膜を形 成する工程とを備えた製造方法において、配線層間の絶 縁膜を配線溝が形成される領域下とその周囲にのみ形成 するとともに、配線間の絶縁膜に接続孔を形成すること を特徴としている。

【0022】上記第2の半導体装置の製造方法では、配線層間の絶縁膜を配線溝が形成される領域下とその周囲にのみ形成することから、従来と比較して、シリコン系酸化膜等の高い誘電率を有する材料で形成されていた配線層間の絶縁膜の量が少なくなる。このように配線層間の絶縁膜が減じられることにより、配線層間の誘電率が低く抑えられる。そのため、配線間容量が低減される。

【0023】また、配線層間の絶縁膜を配線溝が形成される領域下とその周囲のみに形成することから、配線間の絶縁膜に配線溝を形成した際に、配線溝が配線層間の絶縁膜を外れて形成されることはない。そのため、所定の深さに配線溝が形成される。また、配線溝を形成する際に、リソグラフィー工程の露光工程においてマスク合わせずれが発生したとしても、配線溝が形成される領域下の周囲にもエッチング選択性を有する層を形成するので、エッチングストッパ層をはみ出して配線溝が形成されることはない。そのため、配線溝が深く形成され過ぎて下層配線と短絡を起こすようなことは起こらない。

【発明の実施の形態】本発明の第1の半導体装置に係わる実施の形態を、図1の概略構成断面図によって説明する。図1では、SADD法に基づいた本発明の方法により形成された半導体装置の一例を示す。

[0024]

【0025】図1に示すように、例えばシリコン基板のような半導体基板(図示せず)上に、形成されているトランジスタ、キャパシタ等(図示せず)を覆う絶縁膜11が形成されている。この絶縁膜11には、溝配線構造の第1の配線12が形成されている。さらにその絶縁膜11上には、上記第1の配線12を覆うもので接続孔が形成される配線層間の絶縁膜となるILD(Inter Level Dielectrics)膜13が、例えば300nmの厚さに形成されている。このILD膜13は、例えばポリアリールエーテルで形成されている。または、BCB膜、ポリイミド膜、アモルファスカーボン膜などの低誘電率有機膜で形成されていてもよい。

【0026】次いで上記ILD膜13上には、エッチングストッパ層14が、例えば150nmの厚さの酸化シリコン膜で形成されている。このエッチングストッパ層14は、溝配線を形成する領域下とその周辺にのみ形成

されているとともに、接続孔を形成するための開口部15が形成されている。上記配線溝を形成する領域下の周辺とは、例えば、配線溝を形成する際の露光工程においてマスク合わせずれを起こしても配線溝がエッチングストッパ層14上に形成される範囲とする。なお、上記エッチングストッパ層14は、酸窒化シリコン膜もしくは窒化シリコン膜で形成されていてもよい。

【0027】上記ILD膜13上には、上記エッチングストッパ層14を覆うもので配線溝が形成される配線間の絶縁膜となるIMD (Inter Metal Dielectrics)膜16が、例えば300nmの厚さに形成されている。このIMD膜16は、上記ILD膜13と同様なる材料の絶縁膜で形成されてもよく、または、、BCB膜、ポリイミド膜、アモルファスカーボン膜などの低誘電率有機膜で形成されていてもよい。

【0028】上記IMD膜16上には、ハードマスク層17が、例えば酸化シリコンを200nmの厚さに堆積して形成され、そのハードマスク層17には配線溝パターンとなる開口部18が形成されている。さらに上記開口部18下のILD膜16には配線溝21が形成され、上記エッチングストッパ層14に形成された開口部15下のILD膜13には接続孔22が形成されている。

【0029】なお、第1の配線12上に窒化シリコン膜のような拡散防止層が形成されている場合には、接続孔22は拡散防止層を貫通して第1の配線12の表面に達するように形成されている。

【0030】さらに上記配線溝21および接続孔22の各内面にはバリアメタル層23が形成され、配線溝21の内部には、そのバリアメタル層23を介して、例えば銅もしくは銅合金からなる第2の配線24が形成され、上記接続孔22の内部には、上記バリアメタル層23を介して、例えば銅もしくは銅合金からなるプラグ25が形成されている。

【0031】さらに、上記IMD膜16および第2の配線24上に、上記説明したのと同様なるILD膜13、IMD膜16、接続孔22、配線溝21、第2の配線24、プラグ25等を形成して、上記配線構造を積層したものとすることも可能である。

【0032】上記第1の実施の形態で説明した半導体装置では、エッチングストッパ層14が、配線溝21が形成される領域下とその周囲にのみ形成されているとともに、そのエッチングストッパ層14に接続孔22を形成するための開口部15が形成されていることから、二つの絶縁膜、すなわちILD膜13とIMD膜16との層間に形成されるエッチングストッパ層14の量が従来のSADD法により形成されるエッチングストッパ層と比較して少なくなっている。通常、エッチングストッパ層14は、上記説明したように、有機材料のIMD膜16に対してエッチングされにくいシリコン系酸化膜や窒化膜などを用いて形成されているため、誘電率が高くなっ

ている。上記実施の形態のように、エッチングストッパ層14の量が減じられることにより、配線間(第2の配線24、24間)および配線層間(第1の配線12と第2の配線24との間)に形成されている絶縁膜の実効的誘電率が低減され、配線間容量、配線層間容量が低減される。

【0033】次に、前記説明した実施の形態における変形例を、図2の概略構成断面図によって説明する。図2では、前記図1によって示した構成部品と同様のものには同一符号を付与する。

【0034】図2に示す構成は、前記図1に示した第1の実施の形態において、配線溝21がエッチングストッパ層14を貫通してILD膜13に達する状態に形成されていて、そのような配線溝21の内部にバリアメタル層23を介して第2の配線24が形成されているものである。したがって、エッチングストッパ層14には配線溝21の下部も形成されている。その他の構成部品である、絶縁膜11、第1の配線12、ILD膜13、開口部15、IMD膜16、ハードマスク層17、開口部18、接続孔22、バリアメタル層23、第2の配線24、プラグ25等は、前記第1の実施の形態で説明したものと同様である。

【0035】上記図2に示した構成では、エッチングストッパ層14に配線溝21を形成したので、図1に示したエッチングストッパ層14よりもその体積が少なくなっている。そのため、エッチングストッパ層14に形成した配線溝21の分だけ、配線間、配線層間の実効的な誘電率が低減されている。

【0036】次に、第1の半導体装置の製造方法に係わ る実施の形態を、図3の製造工程図によって説明する。 図1では、SADD法に基づいた本発明の方法により形 成された半導体装置の一例を示し、前記図1によって説 明した構成部品と同様のものには同一符号を付与する。 【0037】図示はしないが、半導体基板(例えばシリ コン基板)上に、トランジスタ、キャパシタ等(図示せ ず)を形成した後、図3の(1)に示すように、絶縁膜 11を形成する。次いでこの絶縁膜11に第1の配線1 2を、例えば一般に知られている溝配線技術により形成 する。その絶縁膜11上に第1の配線12を覆うもので 配線層間の絶縁膜となる I L D (Inter Level Dielectr ics)膜13を例えば300 nmの厚さに形成する。こ の I L D 膜 1 3 は、例えばポリアリールエーテルからな り、回転塗布法によりポリアリールエーテルの前駆体を 塗布した後、300℃~450℃(ここでは一例として は400℃)の熱処理により形成した。なお、ILD膜 13には、ポリアリールエーテルの他に、例えば、BC B膜、ポリイミド膜、アモルファスカーボン膜などの低 誘電率有機膜を用いることも可能である。

【0038】次いで上記 I L D膜13上にエッチングストッパ層14を、例えば150 n mの厚さの酸化シリコ

ン膜で形成する。このエッチングストッパ層14は、例えばプラズマCVD法により、プロセスガスにモノシラン(SiH4)もしくはジシラン(Si₂H₆)のようなシラン系ガスを用いて成膜される。例えば、原料ガスにモノシラン(SiH4)と一酸化二窒素(N₂O)とを用い、基板温度を350℃、成膜雰囲気の圧力を1kPaに設定して、成膜を行った。上記エッチングストッパ層14は、シリコン酸窒化膜もしくはシリコン窒化膜で形成することも可能である。

【0039】次いで図3の(2)に示すように、通常のリソグラフィー技術とエッチング技術とを用いて、上記エッチングストッパ層14をパターニングする。このパターニングでは、レジスト膜(図示せず)をエッチングマスクに用いたエッチングにより、上記エッチングストッパ層14に、例えば上記第1の配線12に達する接続孔を形成するための開口部15を上記エッチングストッパ層14の途中まで形成するとともに、溝配線を形成する領域下とその周辺の上記エッチングストッパ層14の途中まで除去する。上記溝配線を形成する領域下の周辺とは、配線溝を形成する際の露光工程においてマスク合わせずれを起こしても配線溝がエッチングストッパ層14上に形成される範囲とする。

【0040】上記エッチングストッパ層14を途中まで除去する深さは、例えば100nmとする。このエッチングでは、例えば一般的なプラズマエッチング装置を用い、エッチングガスにテトラフルオロメタン(CF4)とアルゴン(Ar)とを用い、エッチング条件を、一例として、RF電力を1.5kW、エッチング雰囲気の圧力を10Paに設定した。なお、上記エッチングストッパ層14のエッチングでは、エッチング時間を制御することによりエッチング深さを制御した。このときのエッチング深さは、エッチング速度のウエハ面内均一性を考慮して、ウエハ全面でILD膜13が露出しないように決定する必要がある。

【0041】その後、上記エッチングに用いたレジスト膜(図示せず)を通常のアッシング処理により除去する。この場合、エッチングストッパ層14にILD膜13が覆われているので、上記アッシング処理によりILD膜13がエッチングされることはなく、またILD膜13にエッチングダメージも加わらない。

【0042】次いで、全面エッチバック処理により、エッチングストッパ層14をエッチバックして、上記第1の配線12に達する接続孔を形成するための開口部15を形成するとともに、溝配線を形成する領域下とその周辺の上記エッチングストッパ層14を除去する。なお、上記溝配線を形成する領域とその周辺とは、例えば、溝配線をパターニングする際に行うリソグラフィー技術におけるマスク合わせずれを補償できる範囲とする。上記エ

ッチバックでは、一般的なプラズマエッチング装置を用い、エッチングガスに、オクタフルオロブテン(C_4 F $_8$)とアルゴン(Ar)と一酸化炭素(CO)とを用い、エッチング条件は、エッチング雰囲気の圧力を6Pa、RF電力を1.5kWに設定する。上記説明したように、エッチングストッパ層 <math>14は 2段階のエッチングによりパターニングされる。

【0043】次いで、図3の(3)に示すように、上記 ILD膜13上に上記エッチングストッパ層14を覆う もので配線間の絶縁膜となる IMD膜16を形成する。この IMD膜16は、例えば上記 ILD膜13と同様の形成方法によりポリアリールエーテルで形成する。その 膜厚は、例えば300nmとした。

【0044】さらに、上記IMD膜16上に、ハードマスク層17を形成する。このハードマスク層17は、例えばプラズマCVD法により、例えば酸化シリコンを200nmの厚さに堆積して形成する。

【0045】次いで、図3の(4)に示すように、通常のリソグラフィー技術とエッチング技術とを用いて、上記ハードマスク層17をパターニングする。まず、ハードマスク17上にレジスト膜31を形成した後、リソグラフィー技術により、配線溝を形成するための開口部32を形成する。

【0046】続いて、図3の(5)に示すように、上記レジスト膜31をエッチングマスクに用いて、ハードマスク層17をエッチングして、配線溝を形成するための開口部18を形成する。これらのエッチングでは、一例としては、マグネトロンエッチング装置を用い、エッチングガスにオクタフルオロブテン(C4 F8) [供給流量は例えば10sccmに設定]とアルゴン(Ar)

〔供給流量は例えば200sccmに設定〕と酸素(O2) (供給流量は例えば2sccmに設定)とを用い、基板温度を20℃、電力を2kW、エッチング雰囲気の圧力を8Paに設定した。

【0047】さらにハードマスク層17をエッチングマ スクに用いて、IMD膜16をエッチングし、配線溝2 1を形成する。このエッチングでは、上記エッチングス トッパ層14が配線溝21の底部となって、配線溝21 のエッチングを停止させる。引き続き、このエッチング ストッパ層14をエッチングマスクに用いて開口部15 より I L D 膜 13をエッチングし、上記第1の配線 12 に達する接続孔22を形成する。これらのエッチングで は、一例としては、ヘリコン波プラズマエッチング装置 を用い、エッチングガスにアンモニア(NH3) (供給 流量は例えば100sccmに設定〕を用い、基板温度 を100℃、ソース電力を1.5kW、バイアス電力を 100W、エッチング雰囲気の圧力を1Paに設定し た。もしくは、一般的なECRプラズマエッチング装置 を用い、エッチングガスに、窒素(N₂)とヘリウム (He)とを用い、エッチング条件は、エッチング雰囲 気の圧力を1Pa、マイクロ波電力を1kW、バイアス RF電力を300Wに設定する。

【0048】なお、上記レジスト膜31は、IMD膜16、ILD膜13をエッチングする際に除去される。また第1の配線12上に窒化シリコン膜のような拡散防止層が形成されている場合には、接続孔22を形成した後、その拡散防止層を除去して第1の配線12の表面を露出させる異方性エッチングを行う。

【0049】また、配線溝21の底部に露出しているエッチングストッパ層14を異方性エッチングして除去してもよい。これに関しては、後に説明を行う。

【0050】その後、図3の(6)に示すように、スパッタリング、蒸着法もしくはCVD法によって、上記配線溝21および接続孔22の各内面にバリアメタル層23を形成し、さらに銅膜を形成する。その際、バリアメタル層23および銅膜は、ハードマスク層17上にも成膜される。上記バリアメタル層23は、例えば窒化タンタルもしくはタンタルを50nmの厚さに堆積して形成する。なお、バリアメタル層23の成膜に先立って、第1の配線12の表面に形成されている自然酸化膜等を除去するために、スパッタエッチングを行うことが好ましい。そしてスパッタエッチング後は、酸化性雰囲気(例えば大気)にさらすことなく、バリアメタル層23の成膜を行うことが好ましい。例えば、いわゆるin situ 処理を行う。

【0051】その後、電解メッキ法により、接続孔22 および配線溝21を銅で埋め込む。その際、ハードマスク層17上にも銅膜が形成される。次いでCMPにより、ハードマスク層17上の余分な銅膜およびバリアメタル層23を除去して、配線溝21の内部に第2の配線24を形成するとともに接続孔22の内部に第1の配線12に電気的に接続するプラグ25を形成する。上記CMPの際には、ハードマスク層17が研磨ストッパとなるが、ハードマスク層17の厚さによっては、ハードマスク層17は完全に除去されることがある。なお、上記例では、銅を埋め込んだが、配線材料となる例えばアルミニウムのような他の金属材料を埋め込んでもよい。

【0052】図示はしないが、さらに上記 I L D 膜 13 の形成工程から配線 24 およびプラグ 25 の形成工程までを繰り返し行うことによって、多層配線を形成することが可能になる。

【0053】また、上記第1の実施の形態において、エッチングストッパ層を以下のように形成してもよい。 【0054】つまり、前記説明したのと同様にエッチングストッパ層14を形成する。その後、通常のリソグラフィー技術とエッチング技術とを用いて、上記エッチングでは、レジストマスクを用いて、上記エッチングストッパ層14に、例えば上記第1の配線12に達する接続孔を形成するための開口部15を形成するとともに、溝配線 を形成する領域下とその周辺の上記エッチングストッパ 層14を残して、その他の部分をエッチング除去する。 上記溝配線を形成する領域とその周辺とは、例えば、溝 配線をパターニングする際に行うリソグラフィー技術に おけるマスク合わせずれを補償できる範囲とする。

【0055】上記酸化シリコン膜からなるエッチングストッパ層14のエッチングでは、例えば一般的なプラズマエッチング装置を用い、一例としてエッチングガスにテトラフルオロメタン(CF4)とアルゴン(Ar)と一酸化炭素(CO)とを用い、エッチング条件を、一例として、RF電力を1.5kW、エッチング雰囲気の圧力を6Paに設定した。

【0056】次いで、異方性エッチングにより上記レジストマスクを除去する。その際、上記 I L D 膜 1 3 も異方性エッチングされる。このエッチングでは、一例として、一般的なE C R (Electron Cycrotron Resonance) プラズマエッチング装置を用い、エッチングガスに、窒素 (N_2) とヘリウム (He) とを用い、エッチング条件は、エッチング雰囲気の圧力を 1 Pa、マイクロ波電力を 1 k W、バイアスR F電力を 3 0 0 Wに設定する。なお、 I L D 膜 1 3 の下層には絶縁膜 1 1 があるので、このエッチングは少なくとも絶縁膜 1 1 上で停止される。

【0057】その後、上記エッチングにより除去された ILD膜の部分を埋め込むとともに上記 ILD膜13上 に上記エッチングストッパ層14を覆うもので配線間の 絶縁膜となる IMD膜16を形成する。この IMD膜16は、例えば上記 ILD膜13と同様の形成方法により ポリアリールエーテルで形成する。その膜厚は、例えば 300 nmとした。以降の工程は、上記説明したのと同様である。

【0058】上記第1の実施の形態で説明した半導体装置の製造方法では、エッチングストッパ層14を配線溝21が形成される領域下とその周囲のみに形成するとともに、接続孔22を形成するための開口部15をエッチングストッパ層14に形成することから、エッチングストッパ層14に形成することから、エッチングストッパ層はシリコン系酸化膜や窒化膜などで形成するために誘電率が高いものとなるが、このようにエッチングストッパ層14の量が減じられていることにより、配線間(第2の配線24、24間)および配線層間(第1の配線12と第2の配線24との間)の実効的な誘電率が従来のSADD法により形成される構成のものよりは低く抑えられる。そのため、配線間容量、配線間容量が低減される。

【0059】また、上記エッチングストッパ層14を配線溝21が形成される領域下とその周囲のみに形成することから、IMD膜16に配線溝21を形成した際に、配線溝21がエッチングストッパ層14をはみ出すこと

なくエッチングストッパ層14上に形成されることになる。そのため、所定の深さに配線溝21が形成される。また、配線溝21を形成する際に、リソグラフィー工程の露光工程においてマスク合わせずれが発生したとしても、配線溝21が形成される領域下の周囲にもエッチングストッパ層14を形成するので、エッチングストッパ層14をはみ出して配線溝21が形成されることはない。そのため、配線溝21が深く形成され過ぎて第1の配線12と短絡を起こすようなことはない。

【0060】次に、前記説明した第1の実施の形態における変形例を、図4の製造工程図によって説明する。図4では、前記図3によって示した構成部品と同様のものには同一符号を付与する。

【0061】図4の(1)に示すように、前記図3の(5)に示した工程において、配線溝21をエッチングストッパ層14を貫通してILD膜13に達する状態に形成する。

【0062】その後図4の(2)に示すように、前記図3の(6)に示した工程と同様にして、配線溝21の内部にバリアメタル層23を介して第2の配線24を形成するとともに、接続孔22の内部にバリアメタル層23を介してプラグ25を形成する。

【0063】上記図4に示した製造方法では、エッチングストッパ層14にも配線溝21を形成するので、図3に示した製造方法で形成される半導体装置のエッチングストッパ層14よりも配線溝21を形成した分だけ、エッチングストッパ層14の体積が少なくなっている。そのため、エッチングストッパ層14の体積が少なくなった分だけ、配線間、配線層間の実効的な誘電率が低減される。

【0064】上記図4に示した製造工程では、溝配線2 1を形成する際に、エッチングストッパ層14にも配線 溝21を形成するので、エッチングストッパ層14に形成した配線溝21の分だけ、図3に示した製造方法により形成されるエッチングストッパ層よりもその体積が少なくなる。そのため、配線間、配線層間の実効的な誘電率が低くなる。

【0065】次に、本発明の第2の半導体装置に係わる実施の形態を、図5の概略構成断面図によって説明する。図5では、ファーストビア(FV)法に基づいた本発明の方法により形成された半導体装置の一例を示す。【0066】図5に示すように、例えばシリコン基板のような半導体基板(図示せず)上に、形成されているトランジスタ、キャバシタ等(図示せず)を覆う絶縁膜51が形成されている。この絶縁膜51には、溝配線構造の第1の配線52が形成されている。さらにその絶縁膜51上でかつ配線溝を形成する領域下とその周辺には、エッチングストッパ層となるものでかつ上記第1の配線52を覆って配線層間の絶縁膜となるILD(Inter Le vel Dielectrics)膜53が、例えば300nmの厚さ

に形成されている。上記配線溝を形成する領域下の周辺とは、配線溝を形成する際の露光工程においてマスク合わせずれを起こしても配線溝がエッチングストッパ層14上に形成される範囲とする。上記ILD膜53は、例えば酸化シリコンで形成されている。または、酸化窒化シリコンもしくは窒化シリコンなどで形成されていてもよい。

【0067】さらに上記絶縁膜51上には、上記ILD 膜53を覆うもので配線間および一部の配線層間の絶縁 膜となるIMD (Inter Metal Dielectrics) 膜54 が、例えばILD膜53上で300nmの厚さに形成されている。このIMD膜54は、上記ILD膜53と同様なる材料の絶縁膜で形成されてもよく、または、、BCB膜、ポリイミド膜、アモルファスカーボン膜などの低誘電率有機膜で形成されていてもよい。

【0068】上記IMD膜54上には、例えば酸化シリコンを200nmの厚さに堆積してなるハードマスク層55が形成されている。そのハードマスク層55には配線溝パターンとなる開口部56が形成されている。さらに上記開口部56下のILD膜54には配線溝61が形成され、上記ILD膜54には接続孔62が形成されている。

【0069】なお、第1の配線52上に窒化シリコン膜のような拡散防止層が形成されている場合には、接続孔62は拡散防止層を貫通して第1の配線52の表面に達するように形成されている。

【0070】さらに上記配線溝61および接続孔62の各内面にはバリアメタル層63が形成され、配線溝61の内部には、そのバリアメタル層63を介して、例えば銅もしくは銅合金からなる第2の配線64が形成され、上記接続孔62の内部には、上記バリアメタル層63を介して、例えば銅もしくは銅合金からなるプラグ65が形成されている。

【0071】さらに、上記IMD膜54および第2の配線64上に、上記説明したのと同様なるILD膜53、IMD膜54、接続孔62、配線溝61、第2の配線64、プラグ65等を形成して、上記配線構造を積層したものとすることも可能である。

【0072】上記第2の半導体装置では、配線層間の絶縁膜のILD膜53は、配線溝61が形成される領域下とその周囲にのみ形成されていることから、従来のFV法により形成される酸化シリコン膜の配線層間の絶縁膜よりはその体積が少なくなっている。通常、酸化シリコン膜は誘電率4.2程度と高いため、このような高い誘電率を有するもので形成されるILD膜53を少なくすることにより、配線間(第2の配線64、64との間)や配線層間(第1の配線52と第2の配線64との間)の誘電率が低減され、配線層間容量が低減される。

【0073】次に、第2の半導体装置の製造方法に係わる実施の形態を、図6の製造工程図によって説明する。

図6では、FV法に基づいた本発明の方法により形成された半導体装置の一例を示し、前記図5によって説明した構成部品と同様のものには同一符号を付与する。

【0074】図示はしないが、半導体基板(例えばシリ コン基板)上に、トランジスタ、キャパシタ等(図示せ ず)を形成した後、図6の(1)に示すように、絶縁膜 51を形成する。次いでこの絶縁膜51に第1の配線5 2を、例えば一般に知られている溝配線技術により形成 する。その絶縁膜51上に第1の配線52を覆うもので 配線層間の絶縁膜となる I LD膜53を、例えばプラズ マCVD法により、酸化シリコンを300mmの厚さに 堆積して形成する。このプラズマCVD法では、プロセ スガスにモノシラン (SiH4) もしくはジシラン (S i₂ H₆)のようなシラン系ガスを用いる。例えば、原 料ガスにモノシラン(SiH,)と一酸化二窒素(N2 ○)とを用い、基板温度を350℃、成膜雰囲気の圧力 を1kPaに設定して成膜を行った。なお、ILD膜1 3には、酸化窒化シリコン、窒化シリコンなどの材料で 形成することも可能である。

【0075】次いで図6の(2)に示すように、通常の リソグラフィー技術とエッチング技術とを用いて、上記 ILD膜53をパターニングする。まず、ILD膜53 上にレジスト膜71を形成した後、リソグラフィー技術 により、上記レジスト膜71に、例えば上記第1の配線 52に達する接続孔を形成するための開口部72を形成 するとともに、配線溝を形成する領域とその周辺領域上 に上記レジスト膜71を残す。その後、そのレジスト膜 71をエッチングマスクに用いたエッチングにより、上 記 I L D 膜 53をエッチングし、上記第1の配線52に 達する接続孔62を形成するとともに、配線溝を形成す る領域下とその周辺の上記 I L D 膜 53を残して、その 他の部分をILD膜53を除去する。上記配線溝を形成 する領域下の周辺とは、配線溝を形成する際の露光工程 においてマスク合わせずれを起こしても配線溝が I LD 膜53上に形成される範囲とする。その後、エッチング マスクに用いた上記レジスト膜71を通常のアッシング 処理により除去する。なお、図面では、レジスト膜71 をアッシングする前の状態を示した。

【0076】次いで図6の(3)に示すように、上記絶縁膜51上に上記ILD膜53を覆うもので配線間の絶縁膜となり、一部の配線層間の絶縁膜ともなるIMD膜54を形成する。このIMD膜54は、例えば上記ILD膜53と同様の形成方法によりポリアリールエーテルで形成する。その膜厚は、ILD膜53上で例えば300nmとした。

【0077】さらに、上記IMD膜54上に、ハードマスク層55を形成する。このハードマスク層55は、例えばプラズマCVD法により、例えば酸化シリコンを200nmの厚さに堆積して形成する。

【0078】次いで、通常のリソグラフィー技術とエッ

チング技術とを用いて、上記ハードマスク層55をパターニングする。まず、ハードマスク55上にレジスト膜73を形成した後、リソグラフィー技術により、配線溝を形成するための開口部74を形成する。

【0079】続いて図6の(4)に示すように、、上記レジスト膜73をエッチングマスクに用いて、ハードマスク層55をエッチングして、配線溝を形成するための開口部56を形成する。これらのエッチングでは、一例としては、マグネトロンエッチング装置を用い、エッチングガスにオクタフルオロブテン(C4 F8) (供給流量は例えば200sccmに設定〕と酸素(O2) [供給流量は例えば20ccmに設定〕と酸素(O2) [供給流量は例えば2sccmに設定〕とを用い、基板温度を20℃、電力を2kW、エッチング雰囲気の圧力を8Paに設定した。

【0080】さらにハードマスク層55をエッチングマ スクに用いて、IMD膜54をエッチングし、配線溝6 1を形成する。このエッチングでは、上記 I L D 膜 53 が配線溝61の底部となって、配線溝61を形成するエ ッチングを停止させる。引き続き、このILD膜53を エッチングマスクに用いて I MD膜54が埋め込まれた 接続孔62を再び開口する。これらのエッチングでは、 一例としては、ヘリコン波プラズマエッチング装置を用 い、エッチングガスにアンモニア(NH₃)〔供給流量 は例えば100sccmに設定〕を用い、基板温度を1 00℃、ソース電力を1.5kW、バイアス電力を10 OW、エッチング雰囲気の圧力を1Paに設定した。も しくは、一般的なECRプラズマエッチング装置を用 い、エッチングガスに、窒素(N₂)とヘリウム(H e)とを用い、エッチング条件は、エッチング雰囲気の 圧力を1Pa、マイクロ波電力を1kW、バイアスRF 電力を300Wに設定する。

【0081】なお、上記レジスト膜73は、IMD膜54をエッチングする際に除去される。また第1の配線52上に窒化シリコン膜のような拡散防止層が形成されている場合には、接続孔62を形成した後、その拡散防止層を除去して第1の配線52の表面を露出させる異方性エッチングを行う。

【0082】その後、図3の(5)に示すように、スパッタリング、蒸着法もしくはCVD法によって、上記配線溝61および接続孔62の各内面にバリアメタル層63を形成し、さらに銅膜を形成する。その際、バリアメタル層63および銅膜は、ハードマスク層55上にも成膜される。上記バリアメタル層63は、例えば窒化タンタルもしくはタンタルを50nmの厚さに堆積して形成する。なお、バリアメタル層63の成膜に先立って、第1の配線52の表面に形成されている自然酸化膜等を除去するために、スパッタエッチングを行うことが好ましい。そしてスパッタエッチング後は、酸化性雰囲気(例えば大気)にさらすことなく、バリアメタル層63の成

膜を行うことが好ましい。例えば、いわゆるin situ 処理を行う。

【0083】その後、電解メッキ法により、接続孔62 および配線溝61を銅で埋め込む。その際、ハードマスク層55上にも銅膜が形成される。次いでCMPにより、ハードマスク層55上の余分な銅膜およびバリアメタル層63を除去して、配線溝61の内部に第2の配線64を形成するとともに接続孔62の内部に第1の配線52に電気的に接続するプラグ65を形成する。上記CMPの際には、ハードマスク層55が研磨ストッパとなるが、ハードマスク層55の厚さによっては、ハードマスク層55は完全に除去されることがある。なお、上記例では、銅を埋め込んだが、配線材料となる例えばアルミニウムのような他の金属材料を埋め込んでもよい。【0084】図示はしないが、さらに上記ILD膜13の形成工程から第2の配線64およびプラグ65の形成

【0084】図示はしないが、さらに上記 I L D 膜 13 の形成工程から第2の配線64およびプラグ65の形成工程までを繰り返し行うことによって、多層配線を形成することが可能になる。

【0085】上記第2の実施の形態で説明した半導体装置の製造方法では、配線層間の絶縁膜であるIMD膜54を配線溝61が形成される領域下とその周囲にのみ形成するとともに、配線間の絶縁膜であるILD膜53に接続孔62を形成することから、従来FV法により形成されたものと比較して、シリコン系酸化膜等の高い誘電率を有する材料で形成されていた配線層間の絶縁膜の量が少なくなる。このように酸化シリコン膜からなるILD膜53が減じられることにより、配線層間(第1の配線53と第2の配線64との間)の誘電率が低く抑えられる。よって、配線間容量が低減される。

【0086】また、エッチングストッパ層となる I L D 膜53を配線溝が形成される領域下とその周囲のみに形 成することから、配線間の絶縁膜である I M D 膜 54に 配線溝61を形成した際に、配線溝61が配線層間の絶 縁膜である ILD膜53を外れて形成されることはな い。そのため、所定の深さに配線溝61が形成される。 また、配線溝61を形成する際に、リソグラフィー工程 の露光工程においてマスク合わせずれが発生したとして も、配線溝61が形成される領域下の周囲にもエッチン グ選択性を有する層を形成するので、ILD膜53をは み出して配線溝61が形成されることはない。そのた め、配線溝61が深く形成され過ぎて下層配線である第 1の配線52と短絡を起こすようなことは起こらない。 【0087】なお、上記ILD膜13、IMD膜16、 および上記 IMD膜54は、フッ素樹脂またはキセロゲ ルで形成することもできる。フッ素樹脂の一例として は、フルオロカーボン膜〔例えば、環状フッ素樹脂、テ フロン (PTFE)、他]、アモルファステフロン [例 えば、デュポン社製:テフロンAF(商品名)、他〕、 フッ化アリールエーテルもしくはフッ化ポリイミドを用 いることができる。上記キセロゲルの一例としてはポー ラスシリカがある。

【0088】上記フッ素樹脂を成膜するには、回転塗布装置により上記フッ素樹脂の前駆体を塗布し、その後、300 \mathbb{C} ~450 \mathbb{C} でキュアする。なお、フッ素化アモルファスカーボン等の材料はアセチレン(C_2 H_2)、フルオロカーボンガス〔例えばオクタフルオロブテン(C_4 F_8)〕をプロセスガスに用いたプラズマC VD

法により成膜することが可能である。この場合も成膜後に300℃~450℃でキュアする。なお、上記アモルファステフロンはテフロンAFに限定されることはなく、下記の化学式(1)に示す構造を有するものであれば何でもよい。

[0089]

(化1)

$$\frac{-\left(CF_{2}-CF_{2}\right)_{m}}{\left(CF_{3}-CF_{3}\right)_{n}} \cdots (1)$$

(式中、m、nは正の整数)

【0090】上記ILD膜13、IMD膜16としては、シクロポリマライズドフロリネーテッドポリマー系樹脂(例えばサイトップ(商品名))を用いることも可能である。シクロポリマライズドフロリネーテッドポリマー系樹脂は上記サイトップに限定されることはなく、

下記の化学式(2)に示す構造を有するものであれば何でもよい。

[0091]

【化2】

$$-CF_{2}-CF_{2}-CF_{2}$$

$$CF_{2}-CF_{2}$$

$$CF_{2}-CF_{2}$$

$$CF_{2}-CF_{2}$$

(式中、x、y、zは正の整数)

【0092】上記ILD膜13、IMD膜16としては、フッ化ポリアリルエーテル系樹脂〔例えばFLARE(商品名)〕を用いることも可能である。フッ化ポリアリルエーテル系樹脂は上記FLAREに限定されるこ

とはなく、下記の化学式 (3) に示す構造を有するものであれば何でもよい。

【0093】

【化3】

(式中、Rはアルキル基)

【0094】また、上記ILD膜13、IMD膜16に上記キセロゲルを用いる場合には、一例として、ナノグラス社が開発したNanoporous Silicaを、回転塗布装置を用いて成膜を行った。上記Nanoporous Silicaはボーラスシリカの1種で、本発明で用いることができるキセロゲルは、上記Nanoporous Silicaに限定されることはない。すなわち、芳香族などの比較的高分子のアルキル基を有するシラノール樹脂を基板上に塗布し、それをゲル化させ、シランカップリング剤もしくは水素化処理を用いて疎水化処理を行って形成したものであれば、どの

ようなキセロゲルであっても適用することができる。 【0095】

【発明の効果】以上、説明したように本発明の第1の半導体装置によれば、エッチングストッパ層が、配線溝が形成される領域下とその周囲にのみ形成されているとともに、そのエッチングストッパ層に接続孔を形成するための開口部が形成されているので、二つの絶縁膜の層間に形成されるエッチングストッパ層の量が従来のエッチングストッパ層と比較して少なくなっている。このように、通常、誘電率が高い材料で形成されるエッチングストッパ層の量が減じられているので、配線間および配線

層間の実効的な誘電率が低減され、配線間容量、配線層間容量の低減が図れる。

【0096】第1の半導体装置の製造方法によれば、エッチングストッパ層を配線溝が形成される領域下とその周囲のみに形成するので、誘電率の高い材料で形成されるエッチングストッパ層の量が従来のエッチングストッパ層と比較して少なく形成することができる。よって、配線間および配線層間の実効的な誘電率を従来の構成のものよりは低く抑えることができるので、配線間容量、配線間容量を低減することができる。

【0097】第2の半導体装置によれば、配線層間の絶縁膜は、配線溝が形成される領域下とその周囲にのみ形成されているので、従来の酸化シリコン膜で形成されている配線層間の絶縁膜よりもその体積が少なくなる。通常、酸化シリコン膜は誘電率4.2程度と有機絶縁材料よりも高いため、高い誘電率を有するもので形成される配線層間の絶縁膜を少なくすることにより、配線層間の実効的な誘電率が低減され、配線層間の容量が低減できる。

【0098】第2の半導体装置の製造方法によれば、配 線層間の絶縁膜を配線溝が形成される領域下とその周囲 にのみ形成するので、誘電率の高い材料で形成される配 線間の絶縁膜の量が従来のものと比較して少なく形成することができる。よって、配線層間の絶縁膜の実効的な誘電率が従来の構成のものよりも低く抑えることができるので、配線層間容量を低減することができる。

【図面の簡単な説明】

【図1】本発明の第1の半導体装置に係わる実施の形態 を説明する概略構成断面図である。

【図2】第1の半導体装置に係わる実施の形態の変形例を説明する概略構成断面図である。

【図3】第1の半導体装置の製造方法に係わる実施の形態を説明する製造工程図である。

【図4】第1の半導体装置の製造方法に係わる実施の形態の変形例を説明する製造工程図である。

【図5】本発明の第2の半導体装置に係わる実施の形態 を説明する概略構成断面図である。


【図6】第2の半導体装置の製造方法に係わる実施の形態を説明する製造工程図である。

【図7】従来のSACC法を説明する製造工程図である。


【符号の説明】

13…ILD膜、14…エッチングストッパ層、15… 開口部、16…IMD膜、21…配線溝、22…接続孔

【図1】





【図2】




【図5】

[図4]





【図7】



| フロントページの続き | | | | | |
|-----------------|------|------|--------|----------|------|
| (51) Int. Cl. 7 | 識別記号 | FI | 04 (00 | D | (参考) |
| HO1L 21/3205 | | H01L | 21/88 | В | |
| | | | 21/90 | V | |
| | | | | C | |